Allegro学习笔记-基础篇

 Allegro是Cadence公司旗下的功能强大的PCB设计工具,在高速电路设计中应用较多。最近学习Allegro整理了一些笔记,这里与大家分享。

准备工作

 首先建立一个简单的工程,本文建立的工程如图所示,即DAC8552的一个接口电路,包括DAC的模拟输入输出以及SPI数字接口。
 原理图及封装设计这里不再说明。

为PCB添加outline板框以及Route Keepin区域

 建立PCB后,首先要添加一个板框,即规定了PCB的外形。在菜单栏中选择Add-line,Options栏中选择Board Geometry-Outline,之后可以按照所需大小进行画线即可。如果需要精确控制外板框大小,可以在命令窗口中通过xixiy指令进行精确绘制。绘制完毕后,单击鼠标右键选择Done即完成。
 Outline绘制完成后,需要规定允许布线区域,在菜单栏中选择Edit-Z-Copy,Options栏中选择ROUTE KEEPIN-ALL,Offset设置为所需要的安全距离,例如20mil,Find栏中选择Lines,之后点击板框的任何一个边线即可生成Route Keepin边框。如下图所示。

 同理,还可以设置元器件的允许摆放区域,即Package Keepin。设置该区域即规定了元器件的摆放范围,主要是PCB进行焊接过程中的间距要求,以及防止拼版之后隔板过程损伤器件。

通过Constraint Manager设置基本规则

 硬件设计中,完成原理图设计仅仅是第一步,PCB设计是更为关键的一步。PCB layout中需要关注信号完整性、电源完整性、电磁辐射、热设计以及结构设计等等要素,因此设计基本的规则非常重要。在Cadence中,可以在原理图中完成部分规则设计,但是考虑到通常的设计流程是硬件工程师完成原理图设计,提供网表给CAD工程师完成PCB layout工作。通常来说,硬件工程师给出布局以及阻抗控制等要求,CAD工程师设计规则并具体实现。因此,本文的思路是不在原理图中设置规则,全部规则在PCB中设置。
 Constraint Manager可以在Setup-Constraint中打开,或者直接点击菜单栏CM图标。Constraint Manager共Electrical、Physical、Spacing、Same net spacing、Properties与DRC,其中前4项较为常用。
 通常情况下,可以按照类型对走线网络进行分类,例如按照电源、射频、高速信号等对网络分类,之后可以对同一类型网络设置一致规则,可以提高效率。因此首先介绍对网络分类的方法。

1. 对网络进行分类

 打开Constraint Manager,选择Objects-Create-Class,进入Net Class设置页面。这里举例设置SPI接口的SYNC、SCLK与DIN为同一个class。
 将Net Class命名为SPI,同时勾选“Create for both physical and spacing”,以便网络分类可以在不同的规则环境下均可使用。点击OK进入下一步设置。

 在Physical-Net-All Layers中选择SPI Net Class,右键选择Net Class Members,添加DIN、SCLK、SYNC网络,点击OK完成设置。

2. Physical规则设置

 Physical即为物理规则的设置,通常用于设置走线的宽度以及差分线的一些性质等。关于差分线的设置将会单独开一篇博客讲解,所以这里仅仅进行线宽的设置。举例来说,PCB中通常电源为了满足电流要求,线宽一般大于信号线宽度,所以可以设置一个physical约束规则用于控制电源线线宽。
 打开Constraint Manager,选中Physical Constraint Set,菜单栏中选择Objects-Create-Physical CSet,进入Net Class设置页面,将规则约束命名为Power。此时,可以看到Physical页面下存在2条约束规则,DEFAULT与POWER。DEFAULT表示PCB的默认规则,没有单独设置约束规则的网络将遵循此规则,此时将线宽设置为6mil;POWER为设置的电源网络规则,设置线宽为12mil。

 之后对相应网络应用规则。对网络P5V应用POWER规则,其余网络默认为DEFAULT规则。可以看到属于同一个Class的网络可以统一应用规则。

3. Spacing规则设置

 Physical即为间距规则的设置,通常用于设置指定网络与其它网络、过孔及敷铜等的间距。与物理规则设置近似,可以针对指定网络设置相应规则,例如POWER网络与其它网络的间距可以适当增大。

4. Region区域设置

 PCB layout中经常遇到的一个问题是:对于CPU以及其它高密度封装区域布局时,需要适当减小线宽与走线距离等,而在PCB其它区域,应当保证足够的线宽与线距以获取最佳加工可靠性。Allegro中可以设置独立的区域来解决此问题。
 选择Objects-Create-Region,设置为DGK8,此时DGK8的规则约束可以独立设置,可以调整线宽与线距。

 之后,在PCB layout界面中选择Shape-Polygon,OPtions中选择Constraint Region以及对应的区域DKG8,完成区域边框的设置即可。

文章目录
  1. 1. 准备工作
  2. 2. 为PCB添加outline板框以及Route Keepin区域
  3. 3. 通过Constraint Manager设置基本规则
  4. 4. 1. 对网络进行分类
  5. 5. 2. Physical规则设置
  6. 6. 3. Spacing规则设置
  7. 7. 4. Region区域设置
|